Design Verification Engineer

Вакансия закрыта
Оплата: По договоренности
Удаленно
  • HW design verification (Verilog)